1802077****
更新时间: 2023-01-13
1引言
高速数据采集系统目前已在雷达、声纳、图像处理、语音识别、通信、瞬态信号测试等领域得到广泛应用。它的关键技术是高速ADC技术、数据存储与传输技术和抗干扰技术。当大量的高速实时数据经过模数转换后，必须高速存储，多通道高采样率的数据采集系统会产生巨大的数据流。这样就需要高速大容量的存储板将数据存储起来，然后再读回计算机进行处理。基于以上原因，本文设计了可以同时存储两通道采样数据的大容量存储板，板中采用了64片Samsung公司的高速大容量存储器K9F2G08UOM，使整块板卡的存储容量达到128Gbit。采用FPGA作为控制器，通过标准的CPCI工控机箱操作存储板，并通过CPCI总线将存储板上的数据高速读回计算机，提高了读取数据的速度。
2K9F2G08UOM简介
NORF
lash和NANDFlash是目前市场上的两种主要的非易失性闪存技术，本设计的目的是为了高速存储大容量的数据，因此，选择NAND型K9F2G08U0M存储器。它的存储容量是2Gbit，8位位宽，页大小为2048×8bit，每块由64页组成，共有2048块。每页带有64×8bit的空闲存储区，共有8192K×8bit的空闲存储区。页编程的典型时间为300μs，**页编程时间为700μ8。页内连续**小访问时间为30ns／Byte，即数据写入Flash数据寄存器的速度可达33MB／s。但是单页数据的典型编程速度为2048／300μs=6.8MB／s，**慢的编程速度为2048／700μs=2.9MB／s。块擦除的典型时间为2ms。K9F2G08U0M具有硬件数据保护功能，即在电源上电、掉电期间关闭编程／擦除操作。K9F2G08U0M内部写控制器使得所有的编程和擦除操作自动进行，片内包含一个页(2048+64字节)的数据寄存器，读写过程中始终是将存储单元数据或外部数据先缓存到数据寄存器，然后再读出数据或写入存储单元。因此，它是基于页读写，基于块擦除的。当然，它也支持随机读写。但本设计目的是高速存储数据，因此对它的读写操作完全是基于页的。K9F2G08U0M的主要引脚有CLE(命令锁存允许)、ALE(地址锁存允许)、CE(片选)、WE(写允许)、RE(读允许)、WP(写保护)、R／B(准备好／忙)、PRE(上电读使能)、I／O0～I／O7(输入，输出)。其中I／O0～I／O7既可作为数据输入输出引脚，又可作为命令地址的输入引脚，命令、地址、数据分时复用，根据不同的命令区分地址和数据。一般的操作流程为：
1)写入命令，通知器件所要完成的操作(读、写、擦除等)；
2)写入地址，即写入要读写数据的起始地址，包括列地址和页地址；
3)如果是读或者擦除，写入一个确认命令。如果是写操作，输人待编程的数据，完成后输入编程确认命令。
因为K9F2G08U0M共有128K页，每页的大小为(2048+64)×8bit，所以在写入地址时列地址需要12根地址线，页地址需要17根地址线。这样就需要5个时钟周期来写入地址。前两个时钟写入列地址，后三个时钟写人页地址。
