总体硬件设计 外部数据采集系统是2个40MHz采样的16位A／D通道，所以设计时分成两个通道独立设计。虽然K9F2G08U0M的数据寄存器写入速度可达33MB／s，但在FPGA设计时，为了在时序上更加可靠，选择使用25MHz的时钟设计，则K9F2G08U0M的写入速度为50MB／s(把两个K9F2G08U0M并成16bit，写入速度即为25M×l6b／s)。这样，在FPGA内部开辟3个页大小的双口RAM作为缓存区就能满足40M×16b／s的写入速度，即在写第2、3个RAM的时间(25ns×2048×2=102.4μs)内，启动第1个RAM把数据写 入Flash的数据寄存器，所需时间为40ns×2048=81.92μs，小于102.4μs。 在读回数据时，如以20MHz读取Flash，以40MHz读出缓冲区中的数据，3个双口RAM就能刚好满足要求，如图1。读取K9F2G08U0M一页数据能达到33MHz的速度，为了让读写Flash使用同一时钟，读Flash也采用25MHz的速度。同时为了增加系统设计的冗余，采用4页的双口RAM作为缓冲区。所以每片FPGA内部至少需要4×2048×1