可编程逻辑阵列(LAB)可编程逻辑阵列又若干个可编程逻辑宏单元(LogicMacroCell，LMC)组成，LMC内部首要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独登时装备为时序或组合作业方式。

1)乘积项同享结构在CPLD的宏单元中，假如输出表达式的与项较多，对应的或门输入端不够用时，能够借助可编程开关将同一单元(或其他单元)中的其他或门与之联合起来运用，或者在每个宏单元中供给未运用的乘积项给其他宏单元运用。

(2)多触发器结构前期可编程器材的每个输出宏单元(OLMC)只要一个触发器，而CPLD的宏单元内一般含两个或两个以上的触发器，其中只要一个触发器与输出端相连，其余触发器的输出不与输出端相连，但能够经过相应的缓冲电路反应到与阵列，然后与其他触发器一起构成较杂乱的时序电路。这些不与输出端相连的内部触发器就称为“隐埋”触发器。这种结构能够不添加引脚数目，而添加其内部资源。

(3)异步时钟前期可编程器材只能实现同步时序电路，在CPLD器材中各触发器的时钟能够异步作业，有些器材中触发器的时钟还能够经过数据选择器或时钟网络进行选择。此外，OLMC内触发器的异步清零和异步置位也能够用乘积项进行操控，因而运用更加灵敏